1. Kondisi [Back]
Kondisi 9: Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=0
2.Gambar Rangkaian Simulasi [Back]
Percobaan 2, Kondisi 9:
3. Video Simulasi [Back]
Percobaan 2, Kondisi 9:
Percobaan 2. Kondisi 9:
Rangkaian pada gambar di atas menggunakan IC 74LS112, yaitu JK Flip-Flop dengan clear dan preset asynchronous, yang dikendalikan melalui beberapa saklar input. Prinsip kerjanya didasarkan pada kombinasi logika yang masuk ke terminal J dan K, serta sinyal clock yang mengatur kapan perubahan keluaran terjadi. Pada kondisi tertentu, jika J=0 dan K=0, maka flip-flop akan mempertahankan keadaan sebelumnya (hold). Jika J=0 dan K=1, maka flip-flop akan melakukan reset sehingga output Q=0. Sebaliknya, jika J=1 dan K=0, flip-flop akan melakukan set sehingga output Q=1. Sedangkan apabila J=1 dan K=1, maka flip-flop akan melakukan toggle, yaitu membalikkan keadaan output dari kondisi sebelumnya setiap kali ada pulsa clock.
Dengan adanya saklar B0, B1, dan B2, pengguna dapat menentukan kondisi logika input J dan K secara manual, sementara sinyal clock akan memicu perubahan sesuai tabel karakteristik JK Flip-Flop. Output rangkaian ditunjukkan pada indikator logic state, di mana satu jalur mewakili logika Q dan jalur lain menunjukkan komplemennya Q̅. Secara keseluruhan, rangkaian ini berfungsi sebagai penyimpan sekaligus pengendali logika yang dapat melakukan fungsi set, reset, hold, maupun toggle tergantung kombinasi input yang dipilih.
5. Download [Back]
- Datasheet IC 7474 [klik disini]
- Datasheet IC 74LS112 [klik disini]
- Datasheet Switch [klik disini]
- Rangkaian Simulasi kondisi 9 [klik disini]
- Video Simulasi Kondisi 9 [klik disini]
Tidak ada komentar:
Posting Komentar