Laporan Akhir 1




Modul 3 Counter & Shift Register

 1. Jurnal [kembali]

   





 2. Alat dan Bahan [kembali]

1. Panel DL 2203C. 
2. Panel DL 2203S.

3. Jumper.  


 

4. Laptop. 
5. Software Proteus ver minimal 8.17


 3. Rangkaian Simulasi  [kembali]

Percobaan 1A: 

Percobaan 1B: 





     

 4. Prinsip Kerja Rangkaian [kembali]

A. Asynchronous Binary Counter
Asynchronous binary counter bekerja dengan cara menghitung pulsa clock secara bertahap, di mana setiap flip-flop tidak dipicu langsung oleh clock utama, melainkan oleh keluaran flip-flop sebelumnya. Flip-flop pertama (LSB) menerima clock eksternal dan berganti keadaan setiap kali ada pulsa masuk. Selanjutnya, output dari flip-flop pertama menjadi input clock bagi flip-flop kedua, kemudian output flip-flop kedua menjadi clock untuk flip-flop ketiga, dan seterusnya. Pola ini menyebabkan adanya jeda waktu (propagation delay) antar flip-flop karena pemicuan terjadi secara berurutan, bukan bersamaan. Setiap flip-flop akan membagi frekuensi clock menjadi setengah, sehingga keseluruhan output membentuk urutan hitungan biner (000, 001, 010, 011, dst.). Counter jenis ini sederhana dan membutuhkan rangkaian minimal, namun memiliki kelemahan berupa efek ripple (keterlambatan propagasi), sehingga kurang ideal untuk aplikasi berkecepatan tinggi yang memerlukan sinkronisasi ketat.

B. Synchronous Binary Counter
Pada synchronous binary counter, semua flip-flop menerima sinyal clock yang sama secara bersamaan (sinkron). Dengan demikian, perubahan keadaan tiap flip-flop terjadi pada tepi clock yang identik, sehingga tidak menimbulkan keterlambatan berantai seperti pada counter asynchronous. Flip-flop pertama (LSB) selalu berubah pada setiap pulsa clock, sementara flip-flop berikutnya hanya berganti kondisi ketika syarat tertentu terpenuhi, misalnya jika seluruh bit sebelumnya bernilai logika 1. Hasilnya, keluaran counter tetap menghitung dalam urutan biner (000, 001, 010, 011, dst.), namun dengan transisi yang lebih cepat, akurat, dan stabil. Karena bebas dari efek ripple, synchronous counter lebih sesuai digunakan pada sistem digital berkecepatan tinggi yang membutuhkan presisi sinkronisasi.

 5. Video Rangkaian [kembali]

Percobaan 1 : 

   



 6. Analisa [kembali]

  1. Analisa hasil jurnal dan percobaan dari dua IC yang digunakan (div 16 dan div 10)

jawaban: 

IC div 16 merupakan rangkaian pencacah yang mampu menghitung dari 0 hingga 15 (total 16 kondisi). Berdasarkan hasil percobaan, IC ini mulai bekerja ketika pin B0 dan B1 dalam kondisi tidak aktif, karena B0 dan B4 berfungsi sebagai reset. Selama proses, output menunjukkan bahwa perhitungan dimulai dari urutan 3, 4, 7, 8, 11, 12, dan 15. Hal ini terjadi karena keluaran H0 hanya berubah antara logika 1 dan 0, sedangkan H1–H3 mencacah dalam bentuk biner dari 0 sampai 7, tetapi tetap ditampilkan sebagai 4 bit.

Sementara itu, IC div 10 mampu menghitung dari 0 sampai 9 (total 10 kondisi). Pada pengujian, IC ini aktif ketika pin B5 dan B4 tidak digunakan (nonaktif) karena keduanya berfungsi sebagai reset. Selama bekerja, hasil pencacahan juga terlihat pada urutan bilangan tertentu (3, 4, 7, 8, 11, 12, 15), di mana output H0 berosilasi antara logika 1 dan 0, sementara H1–H3 menghitung biner 

2. Analisa perbedaan hasil jurnal dari percobaan 1a dan 1 b 
        Jawaban:

        Perbedaan utama percobaan 1a dan 1b terletak pada urutan pencacahan saat IC mulai bekerja.

  • Pada percobaan 1a, IC div 16 mencacah dengan pola urutan 3, 4, 7, 8, 11, 12, dan 15. Sementara IC div 10 menunjukkan pola perhitungan yang tidak dimulai dari angka nol.

  • Pada percobaan 1b, kedua IC melakukan pencacahan berurutan sesuai kapasitas masing-masing: IC div 16 menghitung dari 0 sampai 15, sedangkan IC div 10 menghitung dari 0 sampai 9.

 7. Link Download[kembali]










Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI UNTUK MATA KULIAH ELEKTRONIKA 2024 OLEH: Hafiz Fadli Al Anshor 2310951034 Dosen Pengampu: Darwison, M.T Referensi:  1. Da...