Modul 2 Flip-Flop
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
1. Panel DL 2203C.
2. Panel DL 2203S.
3. Jumper.
4. Laptop.
5. Software Proteus ver minimal 8.17
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
JK flip-flop bekerja berdasarkan dua input utama, yaitu J dan K, serta dipicu oleh sinyal clock. Prinsip kerjanya mirip dengan SR flip-flop, namun memiliki tambahan logika untuk mengatasi kondisi tidak terdefinisi. Saat J=1 dan K=0, output Q akan di-set (menjadi 1), sedangkan jika J=0 dan K=1, output Q akan di-reset (menjadi 0). Jika J=0 dan K=0, maka output tetap atau mempertahankan kondisi sebelumnya, dan ketika J=1 serta K=1, output akan toggle, yaitu berubah ke keadaan kebalikan dari kondisi sebelumnya pada setiap pulsa clock. Hal ini membuat JK flip-flop serbaguna karena bisa berfungsi sebagai set, reset, hold, maupun toggle.
D flip-flop memiliki prinsip kerja yang lebih sederhana karena hanya memiliki satu input data, yaitu D, selain clock. Fungsinya adalah menyimpan dan meneruskan nilai input D ke output Q sesuai dengan sinyal clock. Pada saat edge clock (baik positif maupun negatif, tergantung jenis flip-flop), nilai D akan langsung dipindahkan ke Q. Jika D=1, maka output Q=1, dan jika D=0, maka output Q=0. Dengan demikian, D flip-flop berperan utama sebagai elemen penyimpan data satu bit yang sinkron dengan clock, sehingga banyak digunakan dalam rangkaian register dan memori digital.
5. Video Rangkaian [kembali]
Percobaan 1 :
1. Analisa Input dan output pada masing masing kondisi, buatkan prosesnya menggunakan rangkaian dalam masing" flip flop
jawaban:
1) Kondisi S = 1, R = 0
Pada saat masukan S = 1 dan R = 0, jalur reset pada SR latch akan aktif sementara jalur reset tidak bekerja. Kondisi ini menyebabkan latch berada pada keadaan set, sehingga keluaran Q dipaksa menjadi 0. Karena Q dan Q̅ saling berhubungan melalui rangkaian silang, maka Q̅ otomatis bernilai 1.
D Flip Flop
S=1,R=0, jalur reset aktif sehingga Q dipaksa output 0 dan Q̅ beroutput 1
2) Kondisi S = 0, R = 1
Ketika masukan S = 0 dan R = 1, jalur reset tidak aktif sedangkan jalur set aktif. Kondisi ini memaksa SR latch untuk melakukan reset sehingga keluaran Q dipaksa menjadi 1. Karena sifat komplemen, maka Q̅ otomatis bernilai 0.
D Flip Flop
S=0,R=1, jalur set aktif sehingga Q dipaksa output 1 dan Q̅ beroutput 0
3) Kondisi S = 0, R = 0
Apabila masukan S = 0 dan R = 0, artinya kedua jalur yang aktif baik pada sisi set maupun reset. Q = 1, Q̅ = 1
D Flip Flop
S=0,R=0, jalur set dan reset aktif sehingga Q dan Q̅ beroutput 1
4) Kondisi S = 1, R = 1, J=0, dan K=0Kedua jalur gerbang AND tidak aktif sehingga S dan R tetap 1, output Q=0 dan Q̅=1
D Flip Flop
saat B6 Rising edge dan B5 (D) =0, karena ada input 0 pada gerbang AND sehingga menghasilkan output 0 yang diinputkan ke gerbang NOR dan AND kedua beroutput 1, gerbang NOR Q beroutput 0 dan gerbang NOR Q̅ beroutput 1
5) Kondisi S = 1, R = 1, J=0, dan K=1Jalur K mengaktifkan reset, setelah clock memicu transfer, output Q=0 dan Q̅=1
D Flip Flop
saat B6 Rising edge dan B5 (D) =1, gerbang AND pertama beroutput 1 karena memiliki 1 input 1, gerbang AND kedua yang melewati NOT terlebih dahulu beroutput 0, gerbang NOR Q̅ beroutput 0 karena ada input 1, sementara gerbang NOR Q beroutput 1 karena memiliki input 0 di kedua kaki
6) Kondisi S = 1, R = 1, J=1, dan K=0Jalur J mengaktifkan set, setelah clock memicu transfer, output Q=1 dan Q̅=0
D Flip Flop
saat B6 = 0 dan B5 (D) =don't care, kedua output gerbang AND pasti 0 yang diinputkan ke gerbang NORyang menghasilkan output Q = 1 dan Q̅ = 0 (stand) tidak ada perubahan dari keadaan sebelumnya
6) Kondisi S = 1, R = 1, J=1, dan K=1kedua jalur, baik set dan rsest aktif, setelah clock memicu transfer, output Q dan Q̅ berubah-ubah ssuai sinyal clock (toggle)
D Flip Flop
saat B6 dan B5 (D) dilepas, nilai output tidak berubah
Beberapa perbedaan seperti pada J-K flip flop memiliki dua input utama yaitu J dan K, dapat melakukan fungsi set, reset, hold, dan toggle tergantung kombinasi output dan kondisi sebelumnya. Saat J=K=1, maka akan toggle dari output dari 0 ke 1 dan sebaliknya setiap pulsa clock diberikan.
Sementara itu, D flip flop hanya meiliki 1 input D (data) dan hanya akan aktif saat mengikuti nilai input D saat sinyal clock aktif. D flip flop sangat cocok untuk register, buffer, maupun penyimpanan data digital.
7. Link Download[kembali]
- Datasheet IC 7474 [klik disini]
- Datasheet IC 74LS112 [klik disini]
- Datasheet Switch [klik disini]
- Rangkaian Simulasi Percobaan 1 [klik disini]
- Video Simulasi Percobaan 1 [klik disini]
- Jurnal Praktikum [klik disini]
Tidak ada komentar:
Posting Komentar